verilog 정리

verilog 에서 

z 와 x  high impedence 와 don't care 는 

if 문에서 

참이 아니면 무조건 false 이닷.